在電子系統設計中，掉電（Power Loss或Power Down）是一種常見但危險的工況，可能導致系統狀態丟失、數據損壞甚至硬件損壞。當使用N溝道和P溝道MOSFET作為電源開關或信號路徑控制時，不恰當的掉電處理會引發系統出錯。本文將探討如何通過合理的電路設計和器件選型，有效防止掉電狀況下系統因N/P溝道MOSFET引發的故障。
1. 理解掉電時的風險
掉電過程中，電源電壓會從正常值逐漸下降至零。此時，MOSFET的柵極控制電壓可能無法維持在有效電平，導致：
- N溝道MOSFET：通常用作低側開關，柵極需要高于源極的電壓才能導通。掉電時，若柵極電壓先于電源電壓下降，MOSFET可能意外關斷，導致負載斷電無序；若柵極電壓因儲能元件保持較高，可能意外導通，造成電流倒灌或短路。
- P溝道MOSFET：通常用作高側開關，柵極需要低于源極的電壓才能導通。掉電時，源極電壓下降可能快于柵極，導致MOSFET意外導通，形成反向電流路徑，使系統各模塊放電不均衡。
2. 關鍵設計原則
2.1 控制時序管理
確保MOSFET的開關狀態在掉電時按預期變化：
- 添加掉電檢測電路：使用電壓監控芯片（如TLV803）或RC電路檢測電源電壓，當電壓低于閾值時，立即通過邏輯電路或MCU將MOSFET柵極置于安全狀態（N溝道拉低、P溝道拉高）。
- 利用穩壓二極管或專用柵極驅動芯片：在柵極串聯穩壓管（如BZX84系列），限制柵極電壓范圍，防止掉電時柵極電壓浮動。對于高頻開關，選用帶欠壓鎖定（UVLO）功能的驅動芯片（如TC4420），在電壓過低時強制輸出高阻態。
2.2 防止反向電流
掉電時，負載側電容可能通過MOSFET體二極管反向放電：
- 背對背MOSFET結構：對于雙向電流控制，將兩個同類型MOSFET串聯（源極相連），使體二極管反向對接。掉電時，兩個體二極管均不導通，可徹底阻斷反向路徑。此方法常用于電池保護電路。
- 串聯肖特基二極管：在MOSFET的漏極或源極串聯肖特基二極管（如BAT54），利用其低正向壓降特性，優先于體二極管導通，防止反向電流。但會增加功耗和壓降。
2.3 優化儲能與放電路徑
- 在柵極添加下拉/上拉電阻：N溝道MOSFET柵極接下拉電阻（10-100kΩ），確保掉電時柵極電壓迅速歸零；P溝道MOSFET柵極接上拉電阻至電源，確保掉電時柵極電壓隨電源下降，避免意外導通。
- 合理布局去耦電容：在電源入口處放置大容量電解電容（如100μF），延緩掉電速度，為系統提供關斷時間；在MOSFET柵極并聯小電容（1-10nF），減緩柵極電壓變化，避免毛刺導通。
3. 針對應用的配置示例
3.1 電源開關電路（P溝道高側開關）
Vin ──┬───源極(P-MOS)漏極─── Vout
│ 柵極
Cbulk │
│ Rpull-up (至Vin)
GND GND- 保護措施：
- 柵極上拉電阻Rpull-up（如100kΩ）確保掉電時柵極與Vin同步下降。
- 在Vin和Vout間并聯肖特基二極管，防止Vout電容反向放電。
- 添加UVLO芯片控制柵極，檢測到Vin低于閾值時強制拉高柵極。
3.2 負載開關電路（N溝道低側開關）
Vcc ───負載───漏極(N-MOS)源極─── GND
柵極
│
Rpull-down (至GND)- 保護措施：
- 柵極下拉電阻Rpull-down（如10kΩ）確保掉電時快速關斷。
- 在負載兩端并聯續流二極管，避免感性負載產生反向電壓擊穿MOSFET。
- 使用柵極驅動光耦或電平移位器，隔離控制信號與功率地。
4. 測試與驗證
- 模擬掉電測試：使用可編程電源模擬電壓斜坡下降（如從5V降至0V，斜率1V/ms），用示波器監測MOSFET柵極電壓和負載電流，確保無異常導通或電壓尖峰。
- 極端溫度測試：在高溫（+85°C）和低溫（-40°C）下重復測試，驗證器件參數漂移不影響保護功能。
- 長期可靠性測試：進行多次掉電循環（如1000次），檢查MOSFET是否老化或損壞。
5. 選型建議
- 選擇低Vgs(th)的MOSFET：降低對柵極電壓的敏感度，但需權衡抗干擾能力。
- 優先選用邏輯電平MOSFET：在3.3V或5V系統中可直接驅動，避免額外電平轉換電路引入故障點。
- 關注體二極管反向恢復時間：選擇快恢復型MOSFET（如Infineon OptiMOS系列），減少反向電流持續時間。
###
防止掉電狀況下系統出錯，關鍵在于預測MOSFET在非理想工況下的行為，并通過冗余設計強制其進入安全狀態。結合時序控制、反向電流阻斷和儲能管理，可大幅提升系統在掉電時的可靠性。實際設計中，應針對具體電源拓撲、負載特性和成本約束，靈活組合上述策略，并通過充分測試確保萬無一失。
